

(2,000

許 頭は

昭和49年12月。23日

- 特許庁長官 斎 藤 英 雄 - 殿 1.発明の名称 鉱蓋及芸品の設立記録

2. 発明 者

住 所 特奈川東川議市中蔵区上小田中1015 書地

名 指 苦 静 翠、(外1名)

3. 特許出願人

住 所 神奈川県部論市印献区上示伯和1015書地

氏 名 (522) 富士道株式会社

代表者 篇 鑫 芳 茶

4代 理 人

〒175 王 所 東京都豊島区府長崎2丁目5番2号

氏 名 (7139) 弁理士 玉 桑 久 五 年

5. 添付杏類の目録

(1) 明 概 書 1 通 (2) 図 面 1 通

(G) 委任状 1通 (A) 顧會關本 1通



19 日本国特許庁

公開特許公報

①特開昭 51-73887

❸公開日 昭51. (1976) 6.26

②特願昭 50-364

②出願日 昭49. (1974)/3. 23

審查請求 未請求

(全4頁)

庁内整理番号

6513 57

6684 57

120日本分類

99(5)H0 99(5)B1 1 Int.C1?

HOIL 21/76

HOIL 21/265

明 編 書

1 短明の名称 半導体装置の製造方法2 特許請求の範囲

本発男は、集長度の高い半導体装置を簡単な工程で製造するととができる方法に関するものである。

一般に、半導体装置、例えば、パイポーク選挙 導体装置を製造する場合、その集積度を向上させ ようとすると工程数が増加し、逆に工程数を簡略 化しようとすると集積度が低下したり、特性も低 下する複合にある。 特に、従来反知の製造方法では、フォト・マスクを使用する回数が多く、その位置合せのために、種々の余裕を採ることが必要であるから、微細ペターンの形成は基だ困難である。また、半導体エビタキシャル層の成長、進役層の形成、コレクタ・コンタクト領域の形成、素子間分離領域の形成等面倒な工程が多い。

現在実施されているパイポーラ半導体装置の製造方法に依れば、比較的安定を製品を供給で含はするものの、このままでは、最早や集積変及び特性を向上することも、工程を簡単化することも不可能を設勝にまている。

-~

特開 昭51-73887 (2)

する反対導電型不純物領域を形成し、飲反対導電 型不純物領域間に存在する施配一導電型の半導体 等板で業子間分離されてなる施配島内に少なくと も半導体素子の一部領域が形成されるととを特象 とする半導体装置の製造方法、を提供するもので、 以下これを詳細に説明する。

第1回乃至第5回は本発明一実施例の主要工程を扱わしている。ここでは、 **9* 西バイボーラ半体体療 だ関して説明するが、当該技術分野で同知のように、例えば準電道を遊にした場合も全く同様に考えることができる。次に各回を参照しつつ説明する。

第1回参照

(I) 例えば比抵抗 Q 5 [A em) 程度の p 張ッリコン (S t) 半導体基板 1 に例えば熱酸化法或いは化学気相放長法 (CVD 法) 等を適用して二酸化シリコン (S t O 1) 層 2 を例えば厚さ 1 [A m] 程度に形成する。 尚、二酸化シリコン 層 2 は後配するイオン注入の膜のマスタとをるものであるから、他の物質を適宜使用して良く、場合化依っ

ては金異水使用される。

第2図参照

(2) 後記する p型アイランドを形成するために通常のフォト・エッテング法を適用して二酸化シリコン原 2 のパターニングを行ない窓 2.4 を形成する。 省、窓 2.4 のエッジには何えば 45 (度) の角度で 傾斜 2.8 を形成する。 また、エッテング後は・ 赤酸 (EP) 系液を使用する。

第5図参照

(B) イオン注入法を適用して基板(にっ超不純物となる不純物イオン、例えば錦イオン(PT)を注入し、皿状のっ型不純物製製5を形成する。このっ型とに依りっ型アイランドはペース製製となるものであり、配号、4 で指示する。イオン注入にかけるデータは次の通りである。

ペース様さ: 8000 [Å] 不統物イオン:機イオン

エネルギ:1[##]

ドーメ量: 1 × 10¹²/4m²

中央近傍不純物後度: 10**~10**(原子供/**) 肖、 9** 9 選半導体装置を主体とする場合には、 不純物イオンとして例えば確康イオン (計)を 使用するが、この場合、 200 (E**) のエネルギ でペース様 3 を 5000 (*)とすることができる。 第 4 図参照

- 14 二歳化シリコン層2を完全に除去する。
- (2) 性能を特に向上させたい場合、即ち、基板 1 の表面にかける非電道の反転を防止したい場合、何えば簡素イオンを仮表皮で在入してP*要用 5 を形成する。 との場合、エネルギは数 18 [EeV]、ドーズ最は 10¹²/em² 程度で良い。尚、この工程は必要に応じて採用すれば良い。
- 例 例えば熱酸化族を適用して基板 1 の表面化二酸化シリコン脂 4 を例えば 1000 (A) の厚さに彫成する。若し、この厚さが不足であれば、例えば化学気相成長法に依ま二酸化シリコン (841N4) 潜作の絶縁層を成長させれば良い。

との工程が終了した政策で従来技術と比較す

ると、複役層の形成、エピタキシャル層の成長、 素子間分離領域の形成、コレクタ・コンタタト 拡散領域の形成、ペース領域の形成等が終了し たことになる。

第5回参照

- 何、何えば、焼き放散するか、皮いは焼イオンを イオン在入する等して、 が親エミッタ信義7及 び が混コレクタ・コンタクト信義8を角件に形成する。
- 母 通常の無く、エミッタ電視コンタクト庫、ペース電視コンタクト庫、コレクタ電視コンタクト庫、コレクタ電視コンタク

ト席を形成してから例えばアルミコウム (A4) を展着し、形成されたアルミコウム層をパター ニングしてエミッタ電振り、ペース電低 10、コ レクタ電低 11 を形成する。

以上

第1個乃至第5回は本発明一実施例の主要工程


の説明聞を表わす。


特閱 昭51-73887 (3)


図において、1 は基板、2 は二酸化シリコン度、5 は瓜状の n 選不純物質域、4 はペース模域、4 は二酸化シリコン層、7 はエミッタ領域、8 はコレクチ・コンチクト領域をそれぞれ示す。


停幹出職人 富士 选 株 式 会 社 代理人介理士 玉 島 久 豆 郎 (外4名)











NPN

特丽 昭51-73887 (4)

6. 前配以外の発明者および代理人

(1) 発明者

在 所 神奈川県川崎市中原位上小田中1015番地 富土道株式会社内 年 来 第一部

(2) 代 環 人

在 所 東京都登島区南長崎2丁目5番2号

6 名 (7283) 弁理士 柏 谷 昭 司 (7449) 弁理士 田 坂 善 重 (7589) 弁理士 波 邊 弘 一

(1744) 水理工 調 行 淮 侯

(English translation)

Japanese Patent Laid-Open No.S51-73887/76

Date of Japanese Patent Laid-Open: June 26, 1976

Japanese Patent Application No.S50-364/75

Date of Filing: December 23, 1974

Title of invention: A Method for Manufacturing

Semiconductor Device

Inventors: Katsuyuki INAYOSHI (and one other)

Applicant: FUJITSU Ltd.

Agents: Hisagoro TAMAMUSHI (and four others)

Int.Cl² H01L 21/76, H01L 21/265

SPECIFICATION

1. Title of invention

A Method for Manufacturing a Semiconductor Device 2.Claim

A method for manufacturing a semiconductor device, characterized in that,

Injecting impurity ion of an opposite directed conductive type into semiconductor board of conductive type, thereby forming a plurality of impurity areas of said one conductive type defining island of conductive type in said semiconductor board,

Forming at least partial area of semiconductor element in said island, where elements are separated from each other in semiconductor substrate of said conductive type existing between impurity areas of said opposite directed conductive type.

3. Detailed description of the invention

This invention relates to a method that enables the manufacture of a highly integrated semiconductor device by a simple process.

Generally, upon manufacturing a semiconductor device, for example, a bipolar type semiconductor device, it is inevitable to increase the number of the processes when its density of integration is requested to be higher; and on the other hand, it is inevitable to decrease the density of integration, or to deteriorate its performance, when the number of the processes is requested to be fewer.

In particular, in the conventional manufacturing method, photomasks are frequently used, therefore, various margins are necessary for these alignments upon these uses of photomasks; accordingly, it is very difficult to form a microscopic pattern. Further, there are many complicated processes, such as growth of a semiconductor epitaxial layer, formation of a buried layer, formation of a collector contact area and formation of a separation area between elements.

According to the present manufacturing method for a bipolar semiconductor device, it is surely possible to provide comparatively stable products; however, we reached the stage that it is no longer possible to raise the density of integration of the device, to improve its performance, and to simplify the process, as far as continuing such method.

This invention aims to decrease the number of times of using photomasks, or times of photo processes in manufacturing of a semiconductor device, and to dispense with growing process and forming process of various parts, and further to raise the density of integration of the device, to improve its performance, and to simplify the manufacturing process.

Accordingly, this invention provides:

A method for manufacturing a semiconductor device, characterized in that,

Injecting an impurity ion of an opposite directed conductive type into semiconductor board of conductive type, thereby forming a plurality of impurity areas of said one conductive type defining island of conductive type in said semiconductor board,

Forming at least a partial area of semiconductor element in said island, where elements are separated from each other in semiconductor substrate of said conductive type existing between impurity areas of said opposite directed conductive type.

These details are described below:

Fig.1 to Fig.5 show the main processes of embodiment according to this invention. We will explain the NPN type bipolar semiconductor device in this embodiment, even the case of reversing conductivity type is considered to be entirely the same manner, as known in this technical field. Next, we refer to and explain each of the drawings.

Referring to Fig.1, an example is as follows;

(1) Silicon dioxide (SiO₂) layer 2 of 1 [μ m] of thickness is formed on P type silicon (Si) semiconductor board 1 of 0.5 [Ω cm] of specific resistance by application of a thermal oxidation method or a chemical vapor deposition (CVD) method. Further, silicon dioxide layer 2 can be substituted for other proper substance, since this layer is used as a mask upon injection of ion as described later, and occasionally some metal is used.

Referring to Fig. 2,

(2) Window 2A is formed in order to form a P type island described later, by patterning of silicon dioxide layer 2, applying a conventional photo etching method. Further, at the edge of the window 2A, an inclined surface 2B, is formed at an angle of 45°. Fluoric acid (HF) based liquid is used as an etchant.

Referring to Fig.3,

(3) A P type island is formed by forming dish shaped N type impurity area 5, applying an ion injection method, impurity ion for N type impurity, for example, phosphorous ion (P^*) is injected into board 1. This P type island should be base area, and is indicated with sign 4. Data used upon the ion injection are as follows:

Depth of the base: 5000[Å]

Impurity ion: Phosphorous ion

Mr.

Energy: 1 [MeV]

Dosage: $1\times10^{15}/\text{cm}^2$

Impurity concentration ratio: 10¹⁹~10²⁰ [valence/cc]

Further, when a PNP type semiconductor device is the main constituent, boron ion (B⁺) is used as an impurity ion. In this

case, the base depth may be 5000 $[\mbox{\normalfont\AA}]$ with energy of 200 $[\mbox{\normalfontKeV}]$. Referring to Fig.4,

- (4) Silicon dioxide layer 2 is entirely removed.
- (5) For improving the performance in particular, namely, for preventing turn over of conductivity type in board 1, boron ion is injected into board 1 with low concentration, and P⁺ type layer 5 is formed. In this case, the proper order of the energy is tens of [KeV] and the proper dosage is about 10¹²/cm². Besides, this process is acceptable if necessary.
- (6) Silicon dioxide layer 6 is formed with thickness of 1000 [Å] on the surface of the board 1 by applying, a thermal oxidation method. If the thickness is insufficient, additional forming of silicon dioxide layer by a chemical vapor deposition method, or, growth of insulation layer of silicon nitrate (Si_3N_4) , is available.

Comparing this process with that of the prior art, completion of this process corresponds to completion of all the formation of a buried layer, growth of an epitaxial layer, formation of a separation area between elements and formation of a base area.

Referring to Fig.5,

- (7) Emitter area forming window, and collector contact area forming window, are opened by patterning of silicon dioxide layer 6, by application of the usual photo etching method. Collector contact area forming window is provided for reduction of contact resistance on the contact, and is opened a little larger than N type impurity area 3, according to be able to face to the edge of said area 3 as described in the drawing. Fluoric acid based liquid is available as an etchant.
- (8) N^{+} type emitter area 7 and N^{+} type collector contact area 8 are simultaneously formed by diffusion of phosphorous or ion injection of phosphorous ion.
- (9) Emitter electrode contact window, base electrode contact window and collector electrode contact window are formed; afterward, aluminum (Al) is vapor deposited, then emitter

electrode 9, base electrode 10 and collector electrode 11 are formed by patterning of said formed aluminum layer.

As shown in the above description, this invention reduces the number of the processes to about one quarter of the methods in the prior art, and the method is remarkably simplified; formation of the epitaxial layer is not necessary, emitter area and collector contact area can be simultaneously formed, and moreover, the board itself performs a role in the separation area between elements. Especially, the photomask needs only four sheets in the photo etching process shown in Fig.2, photo-etching process of emitter forming window, photo etching process of electrode contact window and patterning process of the electrode. Accordingly, since the number of times for the photo process is fewer, a microscopic pattern is formed very easily, the density of integration is remarkably improved and the yield rate of production is also raised.

4. Brief description of the drawings

Fig.1 to Fig.5 are drawings to explain the main process of an embodiment according to this invention. The numerals in the drawings indicate the following:

- 1: board
- 2: silicon dioxide layer
- 3: dish shaped N type impurity area
- 4: base area
- 5: P+ type layer
- 6: silicon dioxide layer
- 7: emitter area
- 8: collector contact area